Stage Ingénieur : Vérification d’architectures d’interconnexion pour SoC automobiles (F/H)
NXP Semiconductors · Toulouse
Contexte
NXP Semiconductors fournit des solutions innovantes de connectivité sécurisée et de traitement embarqué pour les marchés de l'automobile, de l'industrie et de l'IoT.
Dans le domaine automobile, les nouvelles générations de System-on-Chip (SoC) intègrent un nombre croissant de processeurs, accélérateurs matériels, mémoires et périphériques connectés à travers des architectures d'interconnexion toujours plus complexes.
Au sein de la division DES (Drivers & Energy Systems) basée à Toulouse, l'équipe de Digital Verification est responsable de la vérification fonctionnelle de composants numériques intégrés dans des circuits automobiles à haute fiabilité.
Dans ce contexte, nous cherchons à explorer et améliorer les architectures d'interconnexion et les méthodologies de vérification associées afin de répondre aux défis des futurs SoC.
Nous recherchons un(e) stagiaire de fin d'études souhaitant acquérir une expérience concrète dans les domaines de l'architecture SoC et de la vérification avancée.
Vos missions
Le(a) stagiaire prendra en charge/réalisera une ou plusieurs des missions suivantes :
- Étude des architectures d'interconnexion pour SoC : bus partagés, crossbars, réseaux sur puce (NoC) et mécanismes d'arbitrage.
- Analyse des besoins en performances, latence, bande passante et évolutivité des différentes solutions d'interconnexion.
- Étude de blocs d'infrastructure tels que :
- arbitres mémoire,
- routeurs d'adresses,
- ponts protocolaires,
- composants APB/AHB internes,
- éléments d'interconnexion multi-maîtres.
- Développement de modèles de référence et de composants de vérification en SystemVerilog/UVM.
- Mise en œuvre d'environnements de vérification permettant la validation fonctionnelle des architectures étudiées.
- Définition et développement de scénarios de test ciblant la contention mémoire, la qualité de service (QoS), l'ordonnancement des accès et les situations extrêmes.
- Mise en œuvre de techniques de vérification formelle pour démontrer certaines propriétés critiques des architectures développées.
- Analyse des résultats de simulation, couverture fonctionnelle et identification des axes d'amélioration.
- Participation à la définition des futures architectures d'interconnexion utilisées dans les SoC automobiles de nouvelle génération.
Votre profil
- Niveau d’études : Bac + 5, dernière année d’école d’ingénieur en électronique
Connaissances requises en :
- Connaissances en architecture numérique et conception RTL.
- Notions sur les protocoles de communication embarqués (APB, AHB, AXI ou équivalents).
- Connaissances en SystemVerilog et/ou UVM appréciées.
- Intérêt pour la vérification fonctionnelle et les méthodes formelles.
- Esprit d'analyse, autonomie et capacité à travailler en équipe.
- Un bon niveau d’anglais est exigé.
Context
NXP Semiconductors provides innovative secure connectivity and embedded processing solutions for the automotive, industrial, and IoT markets.
In the automotive sector, next-generation System-on-Chip (SoC) devices integrate an increasing number of processors, hardware accelerators, memories, and peripherals connected through ever more complex interconnect architectures.
Within the DES (Drivers & Energy Systems) division based in Toulouse, the Digital Verification team is responsible for the functional verification of digital components integrated into highly reliable automotive integrated circuits.
In this context, we are continuously exploring and improving interconnect architectures and associated verification methodologies to address the challenges of future SoCs.
We are looking for a final-year engineering student eager to gain hands-on experience in SoC architecture and advanced verification methodologies.
Your responsibilities
The trainee will be responsible for and/or perform one or more of the following tasks:
- Study and evaluate SoC interconnect architectures, including shared buses, crossbars, Network-on-Chip (NoC) solutions, and arbitration mechanisms.
- Analyze performance requirements such as latency, bandwidth, scalability, and resource utilization for different interconnect solutions.
- Investigate infrastructure building blocks such as:
- Memory arbiters
- Address routers
- Protocol bridges
- Internal APB/AHB components
- Multi-master interconnect elements
- Develop reference models and verification components using SystemVerilog and UVM.
- Implement verification environments to validate the functionality of the studied architectures.
- Define and develop test scenarios targeting memory contention, Quality of Service (QoS), access scheduling, and corner-case conditions.
- Apply formal verification techniques to prove critical properties of the developed architectures.
- Analyze simulation results, functional coverage metrics, and identify opportunities for improvement.
- Contribute to the definition and evaluation of next-generation interconnect architectures for automotive SoCs.
Your profile
- Education level: Master’s degree / last year of engineering school in electronics
Knowledge required in :
- Knowledge of digital architecture and RTL design.
- Familiarity with embedded communication protocols such as APB, AHB, AXI, or equivalent bus architectures.
- Experience with SystemVerilog and/or UVM is a plus.
- Strong interest in functional verification and formal verification methodologies.
- Strong analytical and problem-solving skills, ability to work independently, and good teamwork capabilities.
- A good level of English is required.